近日，在2026年國際電路與系統(tǒng)研討會上，華為董事、半導體業(yè)務部總裁何庭波發(fā)表主題演講，正式提出半導體產(chǎn)業(yè)發(fā)展的新原則——“韜定律”，并期待與全球科學家、工程師及產(chǎn)業(yè)伙伴緊密合作，共同推動半導體與電子產(chǎn)業(yè)的持續(xù)發(fā)展。

過去數(shù)十年，半導體行業(yè)一直遵循摩爾定律，即集成電路上的晶體管數(shù)量大約每兩年翻一番。該定律的核心是依靠不斷縮小晶體管尺寸（幾何縮微）來提升芯片性能。然而，隨著制造工藝逼近1納米甚至原子級別，這條路徑正越走越窄：不僅觸及量子隧穿效應等物理極限，而且芯片的研發(fā)與建廠成本呈指數(shù)級飆升，經(jīng)濟上已難以為繼。

根據(jù)何庭波的演講，“韜定律”提出以“時間縮微（τ縮微）”替代“幾何縮微”，作為半導體與電子系統(tǒng)演進的新指導原則。通過“邏輯折疊”等創(chuàng)新技術，持續(xù)壓縮信號傳播時延，并以此為基礎不斷提升晶體管密度，從而實現(xiàn)半導體與電子系統(tǒng)的持續(xù)演進。

當前，美國主導的半導體產(chǎn)業(yè)以縱向分工為主，硬件制造、芯片設計、軟件生態(tài)各自獨立演進，通過標準化接口進行協(xié)作。而“韜定律”則要求打破這一分工，從算法、軟件、架構到芯片進行一體化的深度協(xié)同設計，構建起貫穿器件、電路、芯片直至系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。該體系以系統(tǒng)性降低時間常數(shù)“τ”為目標，驅(qū)動各層級的性能、能效與晶體管密度持續(xù)提升。如果說美國半導體產(chǎn)業(yè)傾向于“制造更好的發(fā)動機（芯片）”，那么中國企業(yè)的做法便是“重新設計整車系統(tǒng)，讓一臺普通發(fā)動機也能跑出賽車速度”。

“韜定律”早已不是停留在學術層面的PPT。過去六年，華為基于這一理念已成功設計并量產(chǎn)了381款芯片，廣泛覆蓋千行百業(yè)的需求。其中，將于2026年秋季面世的新一代麒麟芯片，將率先完整采用“邏輯折疊”技術。預計到2031年，基于“韜定律”的高端芯片晶體管密度將達到相當于1.4納米制程的水平。

這一系統(tǒng)優(yōu)化的路徑，首先是中國半導體產(chǎn)業(yè)在美國技術封鎖下的必然產(chǎn)物。由于無法獲得最先進的EUV光刻機和先進制程技術，中國以自主方式另辟追趕路徑——這是一種“以空間換時間，以設計補工藝”的務實生存策略。但與此同時，“韜定律”也暗合了后摩爾時代的行業(yè)共識：當晶體管逼近1納米而難以繼續(xù)縮小，先進封裝、異構集成、存算一體等技術路徑紛紛從系統(tǒng)層面挖掘潛力。華為率先通過實踐，為全球提供了一套成體系的、覆蓋從器件到系統(tǒng)各層面的完整技術方案，并首次將其提升至“定律”的高度，這在全球范圍內(nèi)具有開創(chuàng)性意義。

從DeepSeek的發(fā)展中，我們也能看到與華為“韜定律”一脈相通的思路：即以系統(tǒng)性的“軟硬全棧協(xié)同”換取性能，從“硬件決定軟件”轉(zhuǎn)向“軟件定義硬件”，用極致的全局工程優(yōu)化實現(xiàn)“以巧補力”。這同時為國內(nèi)光刻機領域的技術追趕贏得了時間，并有力地證明了技術無法被徹底“卡死”，而是能夠持續(xù)前進——這本身便是一種巨大的戰(zhàn)略勝利，也正在重塑全球科技競爭的規(guī)則。

可以說，“韜定律”是在美國技術封鎖與摩爾定律放緩雙重擠壓下，我國半導體產(chǎn)業(yè)一次極具智慧的戰(zhàn)略突圍。它既是基于現(xiàn)實的“無奈”之選，也是面向未來的前瞻性布局。隨著摩爾定律逐漸失效，半導體行業(yè)正呼喚一次范式革新。雖然當前主流生態(tài)仍崇尚開放與分工，但進入后摩爾時代，系統(tǒng)性的合作與協(xié)同將不可避免。因此，在半導體演進的道路上，沒有一家企業(yè)能夠獨自給出全部答案?！绊w定律”更加強調(diào)合作，盡管它目前仍呈現(xiàn)一種相對封閉的模式，卻恰恰代表了未來系統(tǒng)優(yōu)化的大趨勢。